Gitiles
Code Review Sign In
git01.mediatek.com / filogic / uboot / ab7ec11fc7d694cee47cacfc3c351de3082bca7c / . / board / altera / socfpga / pinmux_config.c
blob: 61cdc73fa379fec8b680bc71ea53eaeced94c290 [file] [log] [blame]
Chin Liang See967b4df2013-09-11 11:26:10 -0500[diff] [blame]1/* This file is generated by Preloader Generator */
2
3#include "pinmux_config.h"
4
Marek Vasut69295472014-12-30 18:16:08 +0100[diff] [blame]5#ifdef CONFIG_TARGET_SOCFPGA_CYCLONE5
Chin Liang See967b4df2013-09-11 11:26:10 -0500[diff] [blame]6/* pin mux configuration data */
7unsigned long sys_mgr_init_table[CONFIG_HPS_PINMUX_NUM] = {
Marek Vasut1e098f92014-12-30 19:41:17 +0100[diff] [blame]8 3, /* EMACIO0 */
9 3, /* EMACIO1 */
10 3, /* EMACIO2 */
11 3, /* EMACIO3 */
12 3, /* EMACIO4 */
13 3, /* EMACIO5 */
14 3, /* EMACIO6 */
15 3, /* EMACIO7 */
16 3, /* EMACIO8 */
17 3, /* EMACIO9 */
18 3, /* EMACIO10 */
19 3, /* EMACIO11 */
20 3, /* EMACIO12 */
21 3, /* EMACIO13 */
22 0, /* EMACIO14 */
23 0, /* EMACIO15 */
24 0, /* EMACIO16 */
25 0, /* EMACIO17 */
26 0, /* EMACIO18 */
27 0, /* EMACIO19 */
28 3, /* FLASHIO0 */
29 0, /* FLASHIO1 */
30 3, /* FLASHIO2 */
31 3, /* FLASHIO3 */
32 3, /* FLASHIO4 */
33 3, /* FLASHIO5 */
34 3, /* FLASHIO6 */
35 3, /* FLASHIO7 */
36 0, /* FLASHIO8 */
37 3, /* FLASHIO9 */
38 3, /* FLASHIO10 */
39 3, /* FLASHIO11 */
40 0, /* GENERALIO0 */
41 1, /* GENERALIO1 */
42 1, /* GENERALIO2 */
43 0, /* GENERALIO3 */
44 0, /* GENERALIO4 */
45 1, /* GENERALIO5 */
46 1, /* GENERALIO6 */
47 1, /* GENERALIO7 */
48 1, /* GENERALIO8 */
49 0, /* GENERALIO9 */
50 0, /* GENERALIO10 */
51 0, /* GENERALIO11 */
52 0, /* GENERALIO12 */
53 2, /* GENERALIO13 */
54 2, /* GENERALIO14 */
55 0, /* GENERALIO15 */
56 0, /* GENERALIO16 */
57 0, /* GENERALIO17 */
58 0, /* GENERALIO18 */
59 0, /* GENERALIO19 */
60 0, /* GENERALIO20 */
61 0, /* GENERALIO21 */
62 0, /* GENERALIO22 */
63 0, /* GENERALIO23 */
64 0, /* GENERALIO24 */
65 0, /* GENERALIO25 */
66 0, /* GENERALIO26 */
67 0, /* GENERALIO27 */
68 0, /* GENERALIO28 */
69 0, /* GENERALIO29 */
70 0, /* GENERALIO30 */
71 0, /* GENERALIO31 */
72 0, /* MIXED1IO0 */
73 1, /* MIXED1IO1 */
74 1, /* MIXED1IO2 */
75 1, /* MIXED1IO3 */
76 1, /* MIXED1IO4 */
77 0, /* MIXED1IO5 */
78 0, /* MIXED1IO6 */
79 0, /* MIXED1IO7 */
80 1, /* MIXED1IO8 */
81 1, /* MIXED1IO9 */
82 1, /* MIXED1IO10 */
83 1, /* MIXED1IO11 */
84 0, /* MIXED1IO12 */
85 0, /* MIXED1IO13 */
86 0, /* MIXED1IO14 */
87 1, /* MIXED1IO15 */
88 1, /* MIXED1IO16 */
89 1, /* MIXED1IO17 */
90 1, /* MIXED1IO18 */
91 0, /* MIXED1IO19 */
92 0, /* MIXED1IO20 */
93 0, /* MIXED1IO21 */
94 0, /* MIXED2IO0 */
95 0, /* MIXED2IO1 */
96 0, /* MIXED2IO2 */
97 0, /* MIXED2IO3 */
98 0, /* MIXED2IO4 */
99 0, /* MIXED2IO5 */
100 0, /* MIXED2IO6 */
101 0, /* MIXED2IO7 */
Chin Liang See967b4df2013-09-11 11:26:10 -0500[diff] [blame]102 0, /* GPLINMUX48 */
103 0, /* GPLINMUX49 */
104 0, /* GPLINMUX50 */
105 0, /* GPLINMUX51 */
106 0, /* GPLINMUX52 */
107 0, /* GPLINMUX53 */
108 0, /* GPLINMUX54 */
109 0, /* GPLINMUX55 */
110 0, /* GPLINMUX56 */
111 0, /* GPLINMUX57 */
112 0, /* GPLINMUX58 */
113 0, /* GPLINMUX59 */
114 0, /* GPLINMUX60 */
115 0, /* GPLINMUX61 */
116 0, /* GPLINMUX62 */
117 0, /* GPLINMUX63 */
118 0, /* GPLINMUX64 */
119 0, /* GPLINMUX65 */
120 0, /* GPLINMUX66 */
121 0, /* GPLINMUX67 */
122 0, /* GPLINMUX68 */
123 0, /* GPLINMUX69 */
124 0, /* GPLINMUX70 */
125 1, /* GPLMUX0 */
126 1, /* GPLMUX1 */
127 1, /* GPLMUX2 */
128 1, /* GPLMUX3 */
129 1, /* GPLMUX4 */
130 1, /* GPLMUX5 */
131 1, /* GPLMUX6 */
132 1, /* GPLMUX7 */
133 1, /* GPLMUX8 */
134 1, /* GPLMUX9 */
135 1, /* GPLMUX10 */
136 1, /* GPLMUX11 */
137 1, /* GPLMUX12 */
138 1, /* GPLMUX13 */
139 1, /* GPLMUX14 */
140 1, /* GPLMUX15 */
141 1, /* GPLMUX16 */
142 1, /* GPLMUX17 */
143 1, /* GPLMUX18 */
144 1, /* GPLMUX19 */
145 1, /* GPLMUX20 */
146 1, /* GPLMUX21 */
147 1, /* GPLMUX22 */
148 1, /* GPLMUX23 */
149 1, /* GPLMUX24 */
150 1, /* GPLMUX25 */
151 1, /* GPLMUX26 */
152 1, /* GPLMUX27 */
153 1, /* GPLMUX28 */
154 1, /* GPLMUX29 */
155 1, /* GPLMUX30 */
156 1, /* GPLMUX31 */
157 1, /* GPLMUX32 */
158 1, /* GPLMUX33 */
159 1, /* GPLMUX34 */
160 1, /* GPLMUX35 */
161 1, /* GPLMUX36 */
162 1, /* GPLMUX37 */
163 1, /* GPLMUX38 */
164 1, /* GPLMUX39 */
165 1, /* GPLMUX40 */
166 1, /* GPLMUX41 */
167 1, /* GPLMUX42 */
168 1, /* GPLMUX43 */
169 1, /* GPLMUX44 */
170 1, /* GPLMUX45 */
171 1, /* GPLMUX46 */
172 1, /* GPLMUX47 */
173 1, /* GPLMUX48 */
174 1, /* GPLMUX49 */
175 1, /* GPLMUX50 */
176 1, /* GPLMUX51 */
177 1, /* GPLMUX52 */
178 1, /* GPLMUX53 */
179 1, /* GPLMUX54 */
180 1, /* GPLMUX55 */
181 1, /* GPLMUX56 */
182 1, /* GPLMUX57 */
183 1, /* GPLMUX58 */
184 1, /* GPLMUX59 */
185 1, /* GPLMUX60 */
186 1, /* GPLMUX61 */
187 1, /* GPLMUX62 */
188 1, /* GPLMUX63 */
189 1, /* GPLMUX64 */
190 1, /* GPLMUX65 */
191 1, /* GPLMUX66 */
192 1, /* GPLMUX67 */
193 1, /* GPLMUX68 */
194 1, /* GPLMUX69 */
195 1, /* GPLMUX70 */
196 0, /* NANDUSEFPGA */
197 0, /* UART0USEFPGA */
198 0, /* RGMII1USEFPGA */
199 0, /* SPIS0USEFPGA */
200 0, /* CAN0USEFPGA */
201 0, /* I2C0USEFPGA */
202 0, /* SDMMCUSEFPGA */
203 0, /* QSPIUSEFPGA */
204 0, /* SPIS1USEFPGA */
205 0, /* RGMII0USEFPGA */
206 0, /* UART1USEFPGA */
207 0, /* CAN1USEFPGA */
208 0, /* USB1USEFPGA */
209 0, /* I2C3USEFPGA */
210 0, /* I2C2USEFPGA */
211 0, /* I2C1USEFPGA */
212 0, /* SPIM1USEFPGA */
213 0, /* USB0USEFPGA */
214 0 /* SPIM0USEFPGA */
215};
Marek Vasut69295472014-12-30 18:16:08 +0100[diff] [blame]216#endif /* CONFIG_TARGET_SOCFPGA_CYCLONE5 */
217
218#ifdef CONFIG_TARGET_SOCFPGA_ARRIA5
219/* pin mux configuration data */
220unsigned long sys_mgr_init_table[CONFIG_HPS_PINMUX_NUM] = {
221 0, /* EMACIO0 */
222 2, /* EMACIO1 */
223 2, /* EMACIO2 */
224 2, /* EMACIO3 */
225 2, /* EMACIO4 */
226 2, /* EMACIO5 */
227 2, /* EMACIO6 */
228 2, /* EMACIO7 */
229 2, /* EMACIO8 */
230 0, /* EMACIO9 */
231 2, /* EMACIO10 */
232 2, /* EMACIO11 */
233 2, /* EMACIO12 */
234 2, /* EMACIO13 */
235 3, /* EMACIO14 */
236 3, /* EMACIO15 */
237 3, /* EMACIO16 */
238 3, /* EMACIO17 */
239 3, /* EMACIO18 */
240 3, /* EMACIO19 */
241 3, /* FLASHIO0 */
242 0, /* FLASHIO1 */
243 3, /* FLASHIO2 */
244 3, /* FLASHIO3 */
245 0, /* FLASHIO4 */
246 0, /* FLASHIO5 */
247 0, /* FLASHIO6 */
248 0, /* FLASHIO7 */
249 0, /* FLASHIO8 */
250 3, /* FLASHIO9 */
251 3, /* FLASHIO10 */
252 3, /* FLASHIO11 */
253 3, /* GENERALIO0 */
254 3, /* GENERALIO1 */
255 3, /* GENERALIO2 */
256 3, /* GENERALIO3 */
257 3, /* GENERALIO4 */
258 3, /* GENERALIO5 */
259 3, /* GENERALIO6 */
260 3, /* GENERALIO7 */
261 3, /* GENERALIO8 */
262 0, /* GENERALIO9 */
263 0, /* GENERALIO10 */
264 0, /* GENERALIO11 */
265 0, /* GENERALIO12 */
266 0, /* GENERALIO13 */
267 0, /* GENERALIO14 */
268 3, /* GENERALIO15 */
269 3, /* GENERALIO16 */
270 2, /* GENERALIO17 */
271 2, /* GENERALIO18 */
272 0, /* GENERALIO19 */
273 0, /* GENERALIO20 */
274 0, /* GENERALIO21 */
275 0, /* GENERALIO22 */
276 3, /* GENERALIO23 */
277 3, /* GENERALIO24 */
278 0, /* GENERALIO25 */
279 0, /* GENERALIO26 */
280 0, /* GENERALIO27 */
281 0, /* GENERALIO28 */
282 0, /* GENERALIO29 */
283 0, /* GENERALIO30 */
284 0, /* GENERALIO31 */
285 0, /* MIXED1IO0 */
286 0, /* MIXED1IO1 */
287 0, /* MIXED1IO2 */
288 0, /* MIXED1IO3 */
289 0, /* MIXED1IO4 */
290 0, /* MIXED1IO5 */
291 0, /* MIXED1IO6 */
292 0, /* MIXED1IO7 */
293 0, /* MIXED1IO8 */
294 0, /* MIXED1IO9 */
295 0, /* MIXED1IO10 */
296 0, /* MIXED1IO11 */
297 0, /* MIXED1IO12 */
298 0, /* MIXED1IO13 */
299 0, /* MIXED1IO14 */
300 3, /* MIXED1IO15 */
301 3, /* MIXED1IO16 */
302 3, /* MIXED1IO17 */
303 3, /* MIXED1IO18 */
304 3, /* MIXED1IO19 */
305 3, /* MIXED1IO20 */
306 0, /* MIXED1IO21 */
307 3, /* MIXED2IO0 */
308 3, /* MIXED2IO1 */
309 3, /* MIXED2IO2 */
310 3, /* MIXED2IO3 */
311 3, /* MIXED2IO4 */
312 3, /* MIXED2IO5 */
313 3, /* MIXED2IO6 */
314 3, /* MIXED2IO7 */
315 0, /* GPLINMUX48 */
316 0, /* GPLINMUX49 */
317 0, /* GPLINMUX50 */
318 0, /* GPLINMUX51 */
319 0, /* GPLINMUX52 */
320 0, /* GPLINMUX53 */
321 0, /* GPLINMUX54 */
322 0, /* GPLINMUX55 */
323 0, /* GPLINMUX56 */
324 0, /* GPLINMUX57 */
325 0, /* GPLINMUX58 */
326 0, /* GPLINMUX59 */
327 0, /* GPLINMUX60 */
328 0, /* GPLINMUX61 */
329 0, /* GPLINMUX62 */
330 0, /* GPLINMUX63 */
331 0, /* GPLINMUX64 */
332 0, /* GPLINMUX65 */
333 0, /* GPLINMUX66 */
334 0, /* GPLINMUX67 */
335 0, /* GPLINMUX68 */
336 0, /* GPLINMUX69 */
337 0, /* GPLINMUX70 */
338 1, /* GPLMUX0 */
339 1, /* GPLMUX1 */
340 1, /* GPLMUX2 */
341 1, /* GPLMUX3 */
342 1, /* GPLMUX4 */
343 1, /* GPLMUX5 */
344 1, /* GPLMUX6 */
345 1, /* GPLMUX7 */
346 1, /* GPLMUX8 */
347 1, /* GPLMUX9 */
348 1, /* GPLMUX10 */
349 1, /* GPLMUX11 */
350 1, /* GPLMUX12 */
351 1, /* GPLMUX13 */
352 1, /* GPLMUX14 */
353 1, /* GPLMUX15 */
354 1, /* GPLMUX16 */
355 1, /* GPLMUX17 */
356 1, /* GPLMUX18 */
357 1, /* GPLMUX19 */
358 1, /* GPLMUX20 */
359 1, /* GPLMUX21 */
360 1, /* GPLMUX22 */
361 1, /* GPLMUX23 */
362 1, /* GPLMUX24 */
363 1, /* GPLMUX25 */
364 1, /* GPLMUX26 */
365 1, /* GPLMUX27 */
366 1, /* GPLMUX28 */
367 1, /* GPLMUX29 */
368 1, /* GPLMUX30 */
369 1, /* GPLMUX31 */
370 1, /* GPLMUX32 */
371 1, /* GPLMUX33 */
372 1, /* GPLMUX34 */
373 1, /* GPLMUX35 */
374 1, /* GPLMUX36 */
375 1, /* GPLMUX37 */
376 1, /* GPLMUX38 */
377 1, /* GPLMUX39 */
378 1, /* GPLMUX40 */
379 1, /* GPLMUX41 */
380 1, /* GPLMUX42 */
381 1, /* GPLMUX43 */
382 1, /* GPLMUX44 */
383 1, /* GPLMUX45 */
384 1, /* GPLMUX46 */
385 1, /* GPLMUX47 */
386 1, /* GPLMUX48 */
387 1, /* GPLMUX49 */
388 1, /* GPLMUX50 */
389 1, /* GPLMUX51 */
390 1, /* GPLMUX52 */
391 1, /* GPLMUX53 */
392 1, /* GPLMUX54 */
393 1, /* GPLMUX55 */
394 1, /* GPLMUX56 */
395 1, /* GPLMUX57 */
396 1, /* GPLMUX58 */
397 1, /* GPLMUX59 */
398 1, /* GPLMUX60 */
399 1, /* GPLMUX61 */
400 1, /* GPLMUX62 */
401 1, /* GPLMUX63 */
402 1, /* GPLMUX64 */
403 1, /* GPLMUX65 */
404 1, /* GPLMUX66 */
405 1, /* GPLMUX67 */
406 1, /* GPLMUX68 */
407 1, /* GPLMUX69 */
408 1, /* GPLMUX70 */
409 0, /* NANDUSEFPGA */
410 0, /* UART0USEFPGA */
411 0, /* RGMII1USEFPGA */
412 0, /* SPIS0USEFPGA */
413 0, /* CAN0USEFPGA */
414 0, /* I2C0USEFPGA */
415 0, /* SDMMCUSEFPGA */
416 0, /* QSPIUSEFPGA */
417 0, /* SPIS1USEFPGA */
418 0, /* RGMII0USEFPGA */
419 0, /* UART1USEFPGA */
420 0, /* CAN1USEFPGA */
421 0, /* USB1USEFPGA */
422 0, /* I2C3USEFPGA */
423 0, /* I2C2USEFPGA */
424 0, /* I2C1USEFPGA */
425 0, /* SPIM1USEFPGA */
426 0, /* USB0USEFPGA */
427 0 /* SPIM0USEFPGA */
428};
429#endif /* CONFIG_TARGET_SOCFPGA_ARRIA5 */