Gitiles
Code Review Sign In
git01.mediatek.com / filogic / uboot / 515e74dc79e954f21c5a28f57ac001bfc624620e / . / arch / blackfin / include / asm / portmux.h
blob: 300ef44fd154ce0bb6e8944e4c6b09385469528d [file] [log] [blame]
Mike Frysinger83ebf372010-06-02 04:17:26 -0400[diff] [blame]1/*
2 * Common header file for Blackfin family of processors
3 *
4 * Copyright 2007-2008 Analog Devices Inc.
5 *
6 * Licensed under the GPL-2 or later.
7 */
8
9#ifndef _PORTMUX_H_
10#define _PORTMUX_H_
11
12#define P_IDENT(x) ((x) & 0x1FF)
13#define P_FUNCT(x) (((x) & 0x3) << 9)
14#define P_FUNCT2MUX(x) (((x) >> 9) & 0x3)
15#define P_DEFINED 0x8000
16#define P_UNDEF 0x4000
17#define P_MAYSHARE 0x2000
18#define P_DONTCARE 0x1000
19
20#ifndef CONFIG_BFIN_GPIO_TRACK
21#define peripheral_request(per, label) peripheral_request(per)
22#define peripheral_request_list(per, label) peripheral_request_list(per)
23#endif
24
Mike Frysinger0fb930f2011-05-18 03:11:42 -0400[diff] [blame]25#ifndef __ASSEMBLY__
26
Mike Frysinger83ebf372010-06-02 04:17:26 -0400[diff] [blame]27int peripheral_request(unsigned short per, const char *label);
28void peripheral_free(unsigned short per);
29int peripheral_request_list(const unsigned short per[], const char *label);
30void peripheral_free_list(const unsigned short per[]);
31
Mike Frysinger0fb930f2011-05-18 03:11:42 -0400[diff] [blame]32#endif
33
Mike Frysinger83ebf372010-06-02 04:17:26 -0400[diff] [blame]34#include <asm/blackfin.h>
35
36#ifndef P_SPORT2_TFS
37#define P_SPORT2_TFS P_UNDEF
38#endif
39
40#ifndef P_SPORT2_DTSEC
41#define P_SPORT2_DTSEC P_UNDEF
42#endif
43
44#ifndef P_SPORT2_DTPRI
45#define P_SPORT2_DTPRI P_UNDEF
46#endif
47
48#ifndef P_SPORT2_TSCLK
49#define P_SPORT2_TSCLK P_UNDEF
50#endif
51
52#ifndef P_SPORT2_RFS
53#define P_SPORT2_RFS P_UNDEF
54#endif
55
56#ifndef P_SPORT2_DRSEC
57#define P_SPORT2_DRSEC P_UNDEF
58#endif
59
60#ifndef P_SPORT2_DRPRI
61#define P_SPORT2_DRPRI P_UNDEF
62#endif
63
64#ifndef P_SPORT2_RSCLK
65#define P_SPORT2_RSCLK P_UNDEF
66#endif
67
68#ifndef P_SPORT3_TFS
69#define P_SPORT3_TFS P_UNDEF
70#endif
71
72#ifndef P_SPORT3_DTSEC
73#define P_SPORT3_DTSEC P_UNDEF
74#endif
75
76#ifndef P_SPORT3_DTPRI
77#define P_SPORT3_DTPRI P_UNDEF
78#endif
79
80#ifndef P_SPORT3_TSCLK
81#define P_SPORT3_TSCLK P_UNDEF
82#endif
83
84#ifndef P_SPORT3_RFS
85#define P_SPORT3_RFS P_UNDEF
86#endif
87
88#ifndef P_SPORT3_DRSEC
89#define P_SPORT3_DRSEC P_UNDEF
90#endif
91
92#ifndef P_SPORT3_DRPRI
93#define P_SPORT3_DRPRI P_UNDEF
94#endif
95
96#ifndef P_SPORT3_RSCLK
97#define P_SPORT3_RSCLK P_UNDEF
98#endif
99
100#ifndef P_TMR4
101#define P_TMR4 P_UNDEF
102#endif
103
104#ifndef P_TMR5
105#define P_TMR5 P_UNDEF
106#endif
107
108#ifndef P_TMR6
109#define P_TMR6 P_UNDEF
110#endif
111
112#ifndef P_TMR7
113#define P_TMR7 P_UNDEF
114#endif
115
116#ifndef P_TWI1_SCL
117#define P_TWI1_SCL P_UNDEF
118#endif
119
120#ifndef P_TWI1_SDA
121#define P_TWI1_SDA P_UNDEF
122#endif
123
124#ifndef P_UART3_RTS
125#define P_UART3_RTS P_UNDEF
126#endif
127
128#ifndef P_UART3_CTS
129#define P_UART3_CTS P_UNDEF
130#endif
131
132#ifndef P_UART2_TX
133#define P_UART2_TX P_UNDEF
134#endif
135
136#ifndef P_UART2_RX
137#define P_UART2_RX P_UNDEF
138#endif
139
140#ifndef P_UART3_TX
141#define P_UART3_TX P_UNDEF
142#endif
143
144#ifndef P_UART3_RX
145#define P_UART3_RX P_UNDEF
146#endif
147
148#ifndef P_SPI2_SS
149#define P_SPI2_SS P_UNDEF
150#endif
151
152#ifndef P_SPI2_SSEL1
153#define P_SPI2_SSEL1 P_UNDEF
154#endif
155
156#ifndef P_SPI2_SSEL2
157#define P_SPI2_SSEL2 P_UNDEF
158#endif
159
160#ifndef P_SPI2_SSEL3
161#define P_SPI2_SSEL3 P_UNDEF
162#endif
163
164#ifndef P_SPI2_SSEL4
165#define P_SPI2_SSEL4 P_UNDEF
166#endif
167
168#ifndef P_SPI2_SSEL5
169#define P_SPI2_SSEL5 P_UNDEF
170#endif
171
172#ifndef P_SPI2_SSEL6
173#define P_SPI2_SSEL6 P_UNDEF
174#endif
175
176#ifndef P_SPI2_SSEL7
177#define P_SPI2_SSEL7 P_UNDEF
178#endif
179
180#ifndef P_SPI2_SCK
181#define P_SPI2_SCK P_UNDEF
182#endif
183
184#ifndef P_SPI2_MOSI
185#define P_SPI2_MOSI P_UNDEF
186#endif
187
188#ifndef P_SPI2_MISO
189#define P_SPI2_MISO P_UNDEF
190#endif
191
192#ifndef P_TMR0
193#define P_TMR0 P_UNDEF
194#endif
195
196#ifndef P_TMR1
197#define P_TMR1 P_UNDEF
198#endif
199
200#ifndef P_TMR2
201#define P_TMR2 P_UNDEF
202#endif
203
204#ifndef P_TMR3
205#define P_TMR3 P_UNDEF
206#endif
207
208#ifndef P_SPORT0_TFS
209#define P_SPORT0_TFS P_UNDEF
210#endif
211
212#ifndef P_SPORT0_DTSEC
213#define P_SPORT0_DTSEC P_UNDEF
214#endif
215
216#ifndef P_SPORT0_DTPRI
217#define P_SPORT0_DTPRI P_UNDEF
218#endif
219
220#ifndef P_SPORT0_TSCLK
221#define P_SPORT0_TSCLK P_UNDEF
222#endif
223
224#ifndef P_SPORT0_RFS
225#define P_SPORT0_RFS P_UNDEF
226#endif
227
228#ifndef P_SPORT0_DRSEC
229#define P_SPORT0_DRSEC P_UNDEF
230#endif
231
232#ifndef P_SPORT0_DRPRI
233#define P_SPORT0_DRPRI P_UNDEF
234#endif
235
236#ifndef P_SPORT0_RSCLK
237#define P_SPORT0_RSCLK P_UNDEF
238#endif
239
240#ifndef P_SD_D0
241#define P_SD_D0 P_UNDEF
242#endif
243
244#ifndef P_SD_D1
245#define P_SD_D1 P_UNDEF
246#endif
247
248#ifndef P_SD_D2
249#define P_SD_D2 P_UNDEF
250#endif
251
252#ifndef P_SD_D3
253#define P_SD_D3 P_UNDEF
254#endif
255
256#ifndef P_SD_CLK
257#define P_SD_CLK P_UNDEF
258#endif
259
260#ifndef P_SD_CMD
261#define P_SD_CMD P_UNDEF
262#endif
263
264#ifndef P_MMCLK
265#define P_MMCLK P_UNDEF
266#endif
267
268#ifndef P_MBCLK
269#define P_MBCLK P_UNDEF
270#endif
271
272#ifndef P_PPI1_D0
273#define P_PPI1_D0 P_UNDEF
274#endif
275
276#ifndef P_PPI1_D1
277#define P_PPI1_D1 P_UNDEF
278#endif
279
280#ifndef P_PPI1_D2
281#define P_PPI1_D2 P_UNDEF
282#endif
283
284#ifndef P_PPI1_D3
285#define P_PPI1_D3 P_UNDEF
286#endif
287
288#ifndef P_PPI1_D4
289#define P_PPI1_D4 P_UNDEF
290#endif
291
292#ifndef P_PPI1_D5
293#define P_PPI1_D5 P_UNDEF
294#endif
295
296#ifndef P_PPI1_D6
297#define P_PPI1_D6 P_UNDEF
298#endif
299
300#ifndef P_PPI1_D7
301#define P_PPI1_D7 P_UNDEF
302#endif
303
304#ifndef P_PPI1_D8
305#define P_PPI1_D8 P_UNDEF
306#endif
307
308#ifndef P_PPI1_D9
309#define P_PPI1_D9 P_UNDEF
310#endif
311
312#ifndef P_PPI1_D10
313#define P_PPI1_D10 P_UNDEF
314#endif
315
316#ifndef P_PPI1_D11
317#define P_PPI1_D11 P_UNDEF
318#endif
319
320#ifndef P_PPI1_D12
321#define P_PPI1_D12 P_UNDEF
322#endif
323
324#ifndef P_PPI1_D13
325#define P_PPI1_D13 P_UNDEF
326#endif
327
328#ifndef P_PPI1_D14
329#define P_PPI1_D14 P_UNDEF
330#endif
331
332#ifndef P_PPI1_D15
333#define P_PPI1_D15 P_UNDEF
334#endif
335
336#ifndef P_HOST_D8
337#define P_HOST_D8 P_UNDEF
338#endif
339
340#ifndef P_HOST_D9
341#define P_HOST_D9 P_UNDEF
342#endif
343
344#ifndef P_HOST_D10
345#define P_HOST_D10 P_UNDEF
346#endif
347
348#ifndef P_HOST_D11
349#define P_HOST_D11 P_UNDEF
350#endif
351
352#ifndef P_HOST_D12
353#define P_HOST_D12 P_UNDEF
354#endif
355
356#ifndef P_HOST_D13
357#define P_HOST_D13 P_UNDEF
358#endif
359
360#ifndef P_HOST_D14
361#define P_HOST_D14 P_UNDEF
362#endif
363
364#ifndef P_HOST_D15
365#define P_HOST_D15 P_UNDEF
366#endif
367
368#ifndef P_HOST_D0
369#define P_HOST_D0 P_UNDEF
370#endif
371
372#ifndef P_HOST_D1
373#define P_HOST_D1 P_UNDEF
374#endif
375
376#ifndef P_HOST_D2
377#define P_HOST_D2 P_UNDEF
378#endif
379
380#ifndef P_HOST_D3
381#define P_HOST_D3 P_UNDEF
382#endif
383
384#ifndef P_HOST_D4
385#define P_HOST_D4 P_UNDEF
386#endif
387
388#ifndef P_HOST_D5
389#define P_HOST_D5 P_UNDEF
390#endif
391
392#ifndef P_HOST_D6
393#define P_HOST_D6 P_UNDEF
394#endif
395
396#ifndef P_HOST_D7
397#define P_HOST_D7 P_UNDEF
398#endif
399
400#ifndef P_SPORT1_TFS
401#define P_SPORT1_TFS P_UNDEF
402#endif
403
404#ifndef P_SPORT1_DTSEC
405#define P_SPORT1_DTSEC P_UNDEF
406#endif
407
408#ifndef P_SPORT1_DTPRI
409#define P_SPORT1_DTPRI P_UNDEF
410#endif
411
412#ifndef P_SPORT1_TSCLK
413#define P_SPORT1_TSCLK P_UNDEF
414#endif
415
416#ifndef P_SPORT1_RFS
417#define P_SPORT1_RFS P_UNDEF
418#endif
419
420#ifndef P_SPORT1_DRSEC
421#define P_SPORT1_DRSEC P_UNDEF
422#endif
423
424#ifndef P_SPORT1_DRPRI
425#define P_SPORT1_DRPRI P_UNDEF
426#endif
427
428#ifndef P_SPORT1_RSCLK
429#define P_SPORT1_RSCLK P_UNDEF
430#endif
431
432#ifndef P_PPI2_D0
433#define P_PPI2_D0 P_UNDEF
434#endif
435
436#ifndef P_PPI2_D1
437#define P_PPI2_D1 P_UNDEF
438#endif
439
440#ifndef P_PPI2_D2
441#define P_PPI2_D2 P_UNDEF
442#endif
443
444#ifndef P_PPI2_D3
445#define P_PPI2_D3 P_UNDEF
446#endif
447
448#ifndef P_PPI2_D4
449#define P_PPI2_D4 P_UNDEF
450#endif
451
452#ifndef P_PPI2_D5
453#define P_PPI2_D5 P_UNDEF
454#endif
455
456#ifndef P_PPI2_D6
457#define P_PPI2_D6 P_UNDEF
458#endif
459
460#ifndef P_PPI2_D7
461#define P_PPI2_D7 P_UNDEF
462#endif
463
464#ifndef P_PPI0_D18
465#define P_PPI0_D18 P_UNDEF
466#endif
467
468#ifndef P_PPI0_D19
469#define P_PPI0_D19 P_UNDEF
470#endif
471
472#ifndef P_PPI0_D20
473#define P_PPI0_D20 P_UNDEF
474#endif
475
476#ifndef P_PPI0_D21
477#define P_PPI0_D21 P_UNDEF
478#endif
479
480#ifndef P_PPI0_D22
481#define P_PPI0_D22 P_UNDEF
482#endif
483
484#ifndef P_PPI0_D23
485#define P_PPI0_D23 P_UNDEF
486#endif
487
488#ifndef P_KEY_ROW0
489#define P_KEY_ROW0 P_UNDEF
490#endif
491
492#ifndef P_KEY_ROW1
493#define P_KEY_ROW1 P_UNDEF
494#endif
495
496#ifndef P_KEY_ROW2
497#define P_KEY_ROW2 P_UNDEF
498#endif
499
500#ifndef P_KEY_ROW3
501#define P_KEY_ROW3 P_UNDEF
502#endif
503
504#ifndef P_KEY_COL0
505#define P_KEY_COL0 P_UNDEF
506#endif
507
508#ifndef P_KEY_COL1
509#define P_KEY_COL1 P_UNDEF
510#endif
511
512#ifndef P_KEY_COL2
513#define P_KEY_COL2 P_UNDEF
514#endif
515
516#ifndef P_KEY_COL3
517#define P_KEY_COL3 P_UNDEF
518#endif
519
520#ifndef P_SPI0_SCK
521#define P_SPI0_SCK P_UNDEF
522#endif
523
524#ifndef P_SPI0_MISO
525#define P_SPI0_MISO P_UNDEF
526#endif
527
528#ifndef P_SPI0_MOSI
529#define P_SPI0_MOSI P_UNDEF
530#endif
531
532#ifndef P_SPI0_SS
533#define P_SPI0_SS P_UNDEF
534#endif
535
536#ifndef P_SPI0_SSEL1
537#define P_SPI0_SSEL1 P_UNDEF
538#endif
539
540#ifndef P_SPI0_SSEL2
541#define P_SPI0_SSEL2 P_UNDEF
542#endif
543
544#ifndef P_SPI0_SSEL3
545#define P_SPI0_SSEL3 P_UNDEF
546#endif
547
548#ifndef P_SPI0_SSEL4
549#define P_SPI0_SSEL4 P_UNDEF
550#endif
551
552#ifndef P_SPI0_SSEL5
553#define P_SPI0_SSEL5 P_UNDEF
554#endif
555
556#ifndef P_SPI0_SSEL6
557#define P_SPI0_SSEL6 P_UNDEF
558#endif
559
560#ifndef P_SPI0_SSEL7
561#define P_SPI0_SSEL7 P_UNDEF
562#endif
563
564#ifndef P_UART0_TX
565#define P_UART0_TX P_UNDEF
566#endif
567
568#ifndef P_UART0_RX
569#define P_UART0_RX P_UNDEF
570#endif
571
572#ifndef P_UART1_RTS
573#define P_UART1_RTS P_UNDEF
574#endif
575
576#ifndef P_UART1_CTS
577#define P_UART1_CTS P_UNDEF
578#endif
579
580#ifndef P_PPI1_CLK
581#define P_PPI1_CLK P_UNDEF
582#endif
583
584#ifndef P_PPI1_FS1
585#define P_PPI1_FS1 P_UNDEF
586#endif
587
588#ifndef P_PPI1_FS2
589#define P_PPI1_FS2 P_UNDEF
590#endif
591
592#ifndef P_TWI0_SCL
593#define P_TWI0_SCL P_UNDEF
594#endif
595
596#ifndef P_TWI0_SDA
597#define P_TWI0_SDA P_UNDEF
598#endif
599
600#ifndef P_KEY_COL7
601#define P_KEY_COL7 P_UNDEF
602#endif
603
604#ifndef P_KEY_ROW6
605#define P_KEY_ROW6 P_UNDEF
606#endif
607
608#ifndef P_KEY_COL6
609#define P_KEY_COL6 P_UNDEF
610#endif
611
612#ifndef P_KEY_ROW5
613#define P_KEY_ROW5 P_UNDEF
614#endif
615
616#ifndef P_KEY_COL5
617#define P_KEY_COL5 P_UNDEF
618#endif
619
620#ifndef P_KEY_ROW4
621#define P_KEY_ROW4 P_UNDEF
622#endif
623
624#ifndef P_KEY_COL4
625#define P_KEY_COL4 P_UNDEF
626#endif
627
628#ifndef P_KEY_ROW7
629#define P_KEY_ROW7 P_UNDEF
630#endif
631
632#ifndef P_PPI0_D0
633#define P_PPI0_D0 P_UNDEF
634#endif
635
636#ifndef P_PPI0_D1
637#define P_PPI0_D1 P_UNDEF
638#endif
639
640#ifndef P_PPI0_D2
641#define P_PPI0_D2 P_UNDEF
642#endif
643
644#ifndef P_PPI0_D3
645#define P_PPI0_D3 P_UNDEF
646#endif
647
648#ifndef P_PPI0_D4
649#define P_PPI0_D4 P_UNDEF
650#endif
651
652#ifndef P_PPI0_D5
653#define P_PPI0_D5 P_UNDEF
654#endif
655
656#ifndef P_PPI0_D6
657#define P_PPI0_D6 P_UNDEF
658#endif
659
660#ifndef P_PPI0_D7
661#define P_PPI0_D7 P_UNDEF
662#endif
663
664#ifndef P_PPI0_D8
665#define P_PPI0_D8 P_UNDEF
666#endif
667
668#ifndef P_PPI0_D9
669#define P_PPI0_D9 P_UNDEF
670#endif
671
672#ifndef P_PPI0_D10
673#define P_PPI0_D10 P_UNDEF
674#endif
675
676#ifndef P_PPI0_D11
677#define P_PPI0_D11 P_UNDEF
678#endif
679
680#ifndef P_PPI0_D12
681#define P_PPI0_D12 P_UNDEF
682#endif
683
684#ifndef P_PPI0_D13
685#define P_PPI0_D13 P_UNDEF
686#endif
687
688#ifndef P_PPI0_D14
689#define P_PPI0_D14 P_UNDEF
690#endif
691
692#ifndef P_PPI0_D15
693#define P_PPI0_D15 P_UNDEF
694#endif
695
696#ifndef P_ATAPI_D0A
697#define P_ATAPI_D0A P_UNDEF
698#endif
699
700#ifndef P_ATAPI_D1A
701#define P_ATAPI_D1A P_UNDEF
702#endif
703
704#ifndef P_ATAPI_D2A
705#define P_ATAPI_D2A P_UNDEF
706#endif
707
708#ifndef P_ATAPI_D3A
709#define P_ATAPI_D3A P_UNDEF
710#endif
711
712#ifndef P_ATAPI_D4A
713#define P_ATAPI_D4A P_UNDEF
714#endif
715
716#ifndef P_ATAPI_D5A
717#define P_ATAPI_D5A P_UNDEF
718#endif
719
720#ifndef P_ATAPI_D6A
721#define P_ATAPI_D6A P_UNDEF
722#endif
723
724#ifndef P_ATAPI_D7A
725#define P_ATAPI_D7A P_UNDEF
726#endif
727
728#ifndef P_ATAPI_D8A
729#define P_ATAPI_D8A P_UNDEF
730#endif
731
732#ifndef P_ATAPI_D9A
733#define P_ATAPI_D9A P_UNDEF
734#endif
735
736#ifndef P_ATAPI_D10A
737#define P_ATAPI_D10A P_UNDEF
738#endif
739
740#ifndef P_ATAPI_D11A
741#define P_ATAPI_D11A P_UNDEF
742#endif
743
744#ifndef P_ATAPI_D12A
745#define P_ATAPI_D12A P_UNDEF
746#endif
747
748#ifndef P_ATAPI_D13A
749#define P_ATAPI_D13A P_UNDEF
750#endif
751
752#ifndef P_ATAPI_D14A
753#define P_ATAPI_D14A P_UNDEF
754#endif
755
756#ifndef P_ATAPI_D15A
757#define P_ATAPI_D15A P_UNDEF
758#endif
759
760#ifndef P_PPI0_CLK
761#define P_PPI0_CLK P_UNDEF
762#endif
763
764#ifndef P_PPI0_FS1
765#define P_PPI0_FS1 P_UNDEF
766#endif
767
768#ifndef P_PPI0_FS2
769#define P_PPI0_FS2 P_UNDEF
770#endif
771
772#ifndef P_PPI0_D16
773#define P_PPI0_D16 P_UNDEF
774#endif
775
776#ifndef P_PPI0_D17
777#define P_PPI0_D17 P_UNDEF
778#endif
779
780#ifndef P_SPI1_SSEL1
781#define P_SPI1_SSEL1 P_UNDEF
782#endif
783
784#ifndef P_SPI1_SSEL2
785#define P_SPI1_SSEL2 P_UNDEF
786#endif
787
788#ifndef P_SPI1_SSEL3
789#define P_SPI1_SSEL3 P_UNDEF
790#endif
791
792
793#ifndef P_SPI1_SSEL4
794#define P_SPI1_SSEL4 P_UNDEF
795#endif
796
797#ifndef P_SPI1_SSEL5
798#define P_SPI1_SSEL5 P_UNDEF
799#endif
800
801#ifndef P_SPI1_SSEL6
802#define P_SPI1_SSEL6 P_UNDEF
803#endif
804
805#ifndef P_SPI1_SSEL7
806#define P_SPI1_SSEL7 P_UNDEF
807#endif
808
809#ifndef P_SPI1_SCK
810#define P_SPI1_SCK P_UNDEF
811#endif
812
813#ifndef P_SPI1_MISO
814#define P_SPI1_MISO P_UNDEF
815#endif
816
817#ifndef P_SPI1_MOSI
818#define P_SPI1_MOSI P_UNDEF
819#endif
820
821#ifndef P_SPI1_SS
822#define P_SPI1_SS P_UNDEF
823#endif
824
825#ifndef P_CAN0_TX
826#define P_CAN0_TX P_UNDEF
827#endif
828
829#ifndef P_CAN0_RX
830#define P_CAN0_RX P_UNDEF
831#endif
832
833#ifndef P_CAN1_TX
834#define P_CAN1_TX P_UNDEF
835#endif
836
837#ifndef P_CAN1_RX
838#define P_CAN1_RX P_UNDEF
839#endif
840
841#ifndef P_ATAPI_A0A
842#define P_ATAPI_A0A P_UNDEF
843#endif
844
845#ifndef P_ATAPI_A1A
846#define P_ATAPI_A1A P_UNDEF
847#endif
848
849#ifndef P_ATAPI_A2A
850#define P_ATAPI_A2A P_UNDEF
851#endif
852
853#ifndef P_HOST_CE
854#define P_HOST_CE P_UNDEF
855#endif
856
857#ifndef P_HOST_RD
858#define P_HOST_RD P_UNDEF
859#endif
860
861#ifndef P_HOST_WR
862#define P_HOST_WR P_UNDEF
863#endif
864
865#ifndef P_MTXONB
866#define P_MTXONB P_UNDEF
867#endif
868
869#ifndef P_PPI2_FS2
870#define P_PPI2_FS2 P_UNDEF
871#endif
872
873#ifndef P_PPI2_FS1
874#define P_PPI2_FS1 P_UNDEF
875#endif
876
877#ifndef P_PPI2_CLK
878#define P_PPI2_CLK P_UNDEF
879#endif
880
881#ifndef P_CNT_CZM
882#define P_CNT_CZM P_UNDEF
883#endif
884
885#ifndef P_UART1_TX
886#define P_UART1_TX P_UNDEF
887#endif
888
889#ifndef P_UART1_RX
890#define P_UART1_RX P_UNDEF
891#endif
892
893#ifndef P_ATAPI_RESET
894#define P_ATAPI_RESET P_UNDEF
895#endif
896
897#ifndef P_HOST_ADDR
898#define P_HOST_ADDR P_UNDEF
899#endif
900
901#ifndef P_HOST_ACK
902#define P_HOST_ACK P_UNDEF
903#endif
904
905#ifndef P_MTX
906#define P_MTX P_UNDEF
907#endif
908
909#ifndef P_MRX
910#define P_MRX P_UNDEF
911#endif
912
913#ifndef P_MRXONB
914#define P_MRXONB P_UNDEF
915#endif
916
917#ifndef P_A4
918#define P_A4 P_UNDEF
919#endif
920
921#ifndef P_A5
922#define P_A5 P_UNDEF
923#endif
924
925#ifndef P_A6
926#define P_A6 P_UNDEF
927#endif
928
929#ifndef P_A7
930#define P_A7 P_UNDEF
931#endif
932
933#ifndef P_A8
934#define P_A8 P_UNDEF
935#endif
936
937#ifndef P_A9
938#define P_A9 P_UNDEF
939#endif
940
941#ifndef P_PPI1_FS3
942#define P_PPI1_FS3 P_UNDEF
943#endif
944
945#ifndef P_PPI2_FS3
946#define P_PPI2_FS3 P_UNDEF
947#endif
948
949#ifndef P_TMR8
950#define P_TMR8 P_UNDEF
951#endif
952
953#ifndef P_TMR9
954#define P_TMR9 P_UNDEF
955#endif
956
957#ifndef P_TMR10
958#define P_TMR10 P_UNDEF
959#endif
960#ifndef P_TMR11
961#define P_TMR11 P_UNDEF
962#endif
963
964#ifndef P_DMAR0
965#define P_DMAR0 P_UNDEF
966#endif
967
968#ifndef P_DMAR1
969#define P_DMAR1 P_UNDEF
970#endif
971
972#ifndef P_PPI0_FS3
973#define P_PPI0_FS3 P_UNDEF
974#endif
975
976#ifndef P_CNT_CDG
977#define P_CNT_CDG P_UNDEF
978#endif
979
980#ifndef P_CNT_CUD
981#define P_CNT_CUD P_UNDEF
982#endif
983
984#ifndef P_A10
985#define P_A10 P_UNDEF
986#endif
987
988#ifndef P_A11
989#define P_A11 P_UNDEF
990#endif
991
992#ifndef P_A12
993#define P_A12 P_UNDEF
994#endif
995
996#ifndef P_A13
997#define P_A13 P_UNDEF
998#endif
999
1000#ifndef P_A14
1001#define P_A14 P_UNDEF
1002#endif
1003
1004#ifndef P_A15
1005#define P_A15 P_UNDEF
1006#endif
1007
1008#ifndef P_A16
1009#define P_A16 P_UNDEF
1010#endif
1011
1012#ifndef P_A17
1013#define P_A17 P_UNDEF
1014#endif
1015
1016#ifndef P_A18
1017#define P_A18 P_UNDEF
1018#endif
1019
1020#ifndef P_A19
1021#define P_A19 P_UNDEF
1022#endif
1023
1024#ifndef P_A20
1025#define P_A20 P_UNDEF
1026#endif
1027
1028#ifndef P_A21
1029#define P_A21 P_UNDEF
1030#endif
1031
1032#ifndef P_A22
1033#define P_A22 P_UNDEF
1034#endif
1035
1036#ifndef P_A23
1037#define P_A23 P_UNDEF
1038#endif
1039
1040#ifndef P_A24
1041#define P_A24 P_UNDEF
1042#endif
1043
1044#ifndef P_A25
1045#define P_A25 P_UNDEF
1046#endif
1047
1048#ifndef P_NOR_CLK
1049#define P_NOR_CLK P_UNDEF
1050#endif
1051
1052#ifndef P_TMRCLK
1053#define P_TMRCLK P_UNDEF
1054#endif
1055
1056#ifndef P_AMC_ARDY_NOR_WAIT
1057#define P_AMC_ARDY_NOR_WAIT P_UNDEF
1058#endif
1059
1060#ifndef P_NAND_CE
1061#define P_NAND_CE P_UNDEF
1062#endif
1063
1064#ifndef P_NAND_RB
1065#define P_NAND_RB P_UNDEF
1066#endif
1067
1068#ifndef P_ATAPI_DIOR
1069#define P_ATAPI_DIOR P_UNDEF
1070#endif
1071
1072#ifndef P_ATAPI_DIOW
1073#define P_ATAPI_DIOW P_UNDEF
1074#endif
1075
1076#ifndef P_ATAPI_CS0
1077#define P_ATAPI_CS0 P_UNDEF
1078#endif
1079
1080#ifndef P_ATAPI_CS1
1081#define P_ATAPI_CS1 P_UNDEF
1082#endif
1083
1084#ifndef P_ATAPI_DMACK
1085#define P_ATAPI_DMACK P_UNDEF
1086#endif
1087
1088#ifndef P_ATAPI_DMARQ
1089#define P_ATAPI_DMARQ P_UNDEF
1090#endif
1091
1092#ifndef P_ATAPI_INTRQ
1093#define P_ATAPI_INTRQ P_UNDEF
1094#endif
1095
1096#ifndef P_ATAPI_IORDY
1097#define P_ATAPI_IORDY P_UNDEF
1098#endif
1099
1100#ifndef P_AMC_BR
1101#define P_AMC_BR P_UNDEF
1102#endif
1103
1104#ifndef P_AMC_BG
1105#define P_AMC_BG P_UNDEF
1106#endif
1107
1108#ifndef P_AMC_BGH
1109#define P_AMC_BGH P_UNDEF
1110#endif
1111
1112/* EMAC */
1113
1114#ifndef P_MII0_ETxD0
1115#define P_MII0_ETxD0 P_UNDEF
1116#endif
1117
1118#ifndef P_MII0_ETxD1
1119#define P_MII0_ETxD1 P_UNDEF
1120#endif
1121
1122#ifndef P_MII0_ETxD2
1123#define P_MII0_ETxD2 P_UNDEF
1124#endif
1125
1126#ifndef P_MII0_ETxD3
1127#define P_MII0_ETxD3 P_UNDEF
1128#endif
1129
1130#ifndef P_MII0_ETxEN
1131#define P_MII0_ETxEN P_UNDEF
1132#endif
1133
1134#ifndef P_MII0_TxCLK
1135#define P_MII0_TxCLK P_UNDEF
1136#endif
1137
1138#ifndef P_MII0_PHYINT
1139#define P_MII0_PHYINT P_UNDEF
1140#endif
1141
1142#ifndef P_MII0_COL
1143#define P_MII0_COL P_UNDEF
1144#endif
1145
1146#ifndef P_MII0_ERxD0
1147#define P_MII0_ERxD0 P_UNDEF
1148#endif
1149
1150#ifndef P_MII0_ERxD1
1151#define P_MII0_ERxD1 P_UNDEF
1152#endif
1153
1154#ifndef P_MII0_ERxD2
1155#define P_MII0_ERxD2 P_UNDEF
1156#endif
1157
1158#ifndef P_MII0_ERxD3
1159#define P_MII0_ERxD3 P_UNDEF
1160#endif
1161
1162#ifndef P_MII0_ERxDV
1163#define P_MII0_ERxDV P_UNDEF
1164#endif
1165
1166#ifndef P_MII0_ERxCLK
1167#define P_MII0_ERxCLK P_UNDEF
1168#endif
1169
1170#ifndef P_MII0_ERxER
1171#define P_MII0_ERxER P_UNDEF
1172#endif
1173
1174#ifndef P_MII0_CRS
1175#define P_MII0_CRS P_UNDEF
1176#endif
1177
1178#ifndef P_RMII0_REF_CLK
1179#define P_RMII0_REF_CLK P_UNDEF
1180#endif
1181
1182#ifndef P_RMII0_MDINT
1183#define P_RMII0_MDINT P_UNDEF
1184#endif
1185
1186#ifndef P_RMII0_CRS_DV
1187#define P_RMII0_CRS_DV P_UNDEF
1188#endif
1189
1190#ifndef P_MDC
1191#define P_MDC P_UNDEF
1192#endif
1193
1194#ifndef P_MDIO
1195#define P_MDIO P_UNDEF
1196#endif
1197
1198#endif /* _PORTMUX_H_ */