| Marek Vasut | 6edc509 | 2019-06-17 18:18:56 +0200 | [diff] [blame] | 1 | /* |
| 2 | * Copyright (c) 2015-2019, Renesas Electronics Corporation. All rights reserved. |
| 3 | * |
| 4 | * SPDX-License-Identifier: BSD-3-Clause |
| 5 | */ |
| 6 | #ifndef PFC_REGS_H |
| 7 | #define PFC_REGS_H |
| 8 | |
| 9 | /* GPIO base address */ |
| 10 | #define GPIO_BASE (0xE6050000U) |
| 11 | |
| 12 | /* GPIO registers */ |
| 13 | #define GPIO_IOINTSEL0 (GPIO_BASE + 0x0000U) |
| 14 | #define GPIO_INOUTSEL0 (GPIO_BASE + 0x0004U) |
| 15 | #define GPIO_OUTDT0 (GPIO_BASE + 0x0008U) |
| 16 | #define GPIO_INDT0 (GPIO_BASE + 0x000CU) |
| 17 | #define GPIO_INTDT0 (GPIO_BASE + 0x0010U) |
| 18 | #define GPIO_INTCLR0 (GPIO_BASE + 0x0014U) |
| 19 | #define GPIO_INTMSK0 (GPIO_BASE + 0x0018U) |
| 20 | #define GPIO_MSKCLR0 (GPIO_BASE + 0x001CU) |
| 21 | #define GPIO_POSNEG0 (GPIO_BASE + 0x0020U) |
| 22 | #define GPIO_EDGLEVEL0 (GPIO_BASE + 0x0024U) |
| 23 | #define GPIO_FILONOFF0 (GPIO_BASE + 0x0028U) |
| 24 | #define GPIO_INTMSKS0 (GPIO_BASE + 0x0038U) |
| 25 | #define GPIO_MSKCLRS0 (GPIO_BASE + 0x003CU) |
| 26 | #define GPIO_OUTDTSEL0 (GPIO_BASE + 0x0040U) |
| 27 | #define GPIO_OUTDTH0 (GPIO_BASE + 0x0044U) |
| 28 | #define GPIO_OUTDTL0 (GPIO_BASE + 0x0048U) |
| 29 | #define GPIO_BOTHEDGE0 (GPIO_BASE + 0x004CU) |
| 30 | #define GPIO_IOINTSEL1 (GPIO_BASE + 0x1000U) |
| 31 | #define GPIO_INOUTSEL1 (GPIO_BASE + 0x1004U) |
| 32 | #define GPIO_OUTDT1 (GPIO_BASE + 0x1008U) |
| 33 | #define GPIO_INDT1 (GPIO_BASE + 0x100CU) |
| 34 | #define GPIO_INTDT1 (GPIO_BASE + 0x1010U) |
| 35 | #define GPIO_INTCLR1 (GPIO_BASE + 0x1014U) |
| 36 | #define GPIO_INTMSK1 (GPIO_BASE + 0x1018U) |
| 37 | #define GPIO_MSKCLR1 (GPIO_BASE + 0x101CU) |
| 38 | #define GPIO_POSNEG1 (GPIO_BASE + 0x1020U) |
| 39 | #define GPIO_EDGLEVEL1 (GPIO_BASE + 0x1024U) |
| 40 | #define GPIO_FILONOFF1 (GPIO_BASE + 0x1028U) |
| 41 | #define GPIO_INTMSKS1 (GPIO_BASE + 0x1038U) |
| 42 | #define GPIO_MSKCLRS1 (GPIO_BASE + 0x103CU) |
| 43 | #define GPIO_OUTDTSEL1 (GPIO_BASE + 0x1040U) |
| 44 | #define GPIO_OUTDTH1 (GPIO_BASE + 0x1044U) |
| 45 | #define GPIO_OUTDTL1 (GPIO_BASE + 0x1048U) |
| 46 | #define GPIO_BOTHEDGE1 (GPIO_BASE + 0x104CU) |
| 47 | #define GPIO_IOINTSEL2 (GPIO_BASE + 0x2000U) |
| 48 | #define GPIO_INOUTSEL2 (GPIO_BASE + 0x2004U) |
| 49 | #define GPIO_OUTDT2 (GPIO_BASE + 0x2008U) |
| 50 | #define GPIO_INDT2 (GPIO_BASE + 0x200CU) |
| 51 | #define GPIO_INTDT2 (GPIO_BASE + 0x2010U) |
| 52 | #define GPIO_INTCLR2 (GPIO_BASE + 0x2014U) |
| 53 | #define GPIO_INTMSK2 (GPIO_BASE + 0x2018U) |
| 54 | #define GPIO_MSKCLR2 (GPIO_BASE + 0x201CU) |
| 55 | #define GPIO_POSNEG2 (GPIO_BASE + 0x2020U) |
| 56 | #define GPIO_EDGLEVEL2 (GPIO_BASE + 0x2024U) |
| 57 | #define GPIO_FILONOFF2 (GPIO_BASE + 0x2028U) |
| 58 | #define GPIO_INTMSKS2 (GPIO_BASE + 0x2038U) |
| 59 | #define GPIO_MSKCLRS2 (GPIO_BASE + 0x203CU) |
| 60 | #define GPIO_OUTDTSEL2 (GPIO_BASE + 0x2040U) |
| 61 | #define GPIO_OUTDTH2 (GPIO_BASE + 0x2044U) |
| 62 | #define GPIO_OUTDTL2 (GPIO_BASE + 0x2048U) |
| 63 | #define GPIO_BOTHEDGE2 (GPIO_BASE + 0x204CU) |
| 64 | #define GPIO_IOINTSEL3 (GPIO_BASE + 0x3000U) |
| 65 | #define GPIO_INOUTSEL3 (GPIO_BASE + 0x3004U) |
| 66 | #define GPIO_OUTDT3 (GPIO_BASE + 0x3008U) |
| 67 | #define GPIO_INDT3 (GPIO_BASE + 0x300CU) |
| 68 | #define GPIO_INTDT3 (GPIO_BASE + 0x3010U) |
| 69 | #define GPIO_INTCLR3 (GPIO_BASE + 0x3014U) |
| 70 | #define GPIO_INTMSK3 (GPIO_BASE + 0x3018U) |
| 71 | #define GPIO_MSKCLR3 (GPIO_BASE + 0x301CU) |
| 72 | #define GPIO_POSNEG3 (GPIO_BASE + 0x3020U) |
| 73 | #define GPIO_EDGLEVEL3 (GPIO_BASE + 0x3024U) |
| 74 | #define GPIO_FILONOFF3 (GPIO_BASE + 0x3028U) |
| 75 | #define GPIO_INTMSKS3 (GPIO_BASE + 0x3038U) |
| 76 | #define GPIO_MSKCLRS3 (GPIO_BASE + 0x303CU) |
| 77 | #define GPIO_OUTDTSEL3 (GPIO_BASE + 0x3040U) |
| 78 | #define GPIO_OUTDTH3 (GPIO_BASE + 0x3044U) |
| 79 | #define GPIO_OUTDTL3 (GPIO_BASE + 0x3048U) |
| 80 | #define GPIO_BOTHEDGE3 (GPIO_BASE + 0x304CU) |
| 81 | #define GPIO_IOINTSEL4 (GPIO_BASE + 0x4000U) |
| 82 | #define GPIO_INOUTSEL4 (GPIO_BASE + 0x4004U) |
| 83 | #define GPIO_OUTDT4 (GPIO_BASE + 0x4008U) |
| 84 | #define GPIO_INDT4 (GPIO_BASE + 0x400CU) |
| 85 | #define GPIO_INTDT4 (GPIO_BASE + 0x4010U) |
| 86 | #define GPIO_INTCLR4 (GPIO_BASE + 0x4014U) |
| 87 | #define GPIO_INTMSK4 (GPIO_BASE + 0x4018U) |
| 88 | #define GPIO_MSKCLR4 (GPIO_BASE + 0x401CU) |
| 89 | #define GPIO_POSNEG4 (GPIO_BASE + 0x4020U) |
| 90 | #define GPIO_EDGLEVEL4 (GPIO_BASE + 0x4024U) |
| 91 | #define GPIO_FILONOFF4 (GPIO_BASE + 0x4028U) |
| 92 | #define GPIO_INTMSKS4 (GPIO_BASE + 0x4038U) |
| 93 | #define GPIO_MSKCLRS4 (GPIO_BASE + 0x403CU) |
| 94 | #define GPIO_OUTDTSEL4 (GPIO_BASE + 0x4040U) |
| 95 | #define GPIO_OUTDTH4 (GPIO_BASE + 0x4044U) |
| 96 | #define GPIO_OUTDTL4 (GPIO_BASE + 0x4048U) |
| 97 | #define GPIO_BOTHEDGE4 (GPIO_BASE + 0x404CU) |
| 98 | #define GPIO_IOINTSEL5 (GPIO_BASE + 0x5000U) |
| 99 | #define GPIO_INOUTSEL5 (GPIO_BASE + 0x5004U) |
| 100 | #define GPIO_OUTDT5 (GPIO_BASE + 0x5008U) |
| 101 | #define GPIO_INDT5 (GPIO_BASE + 0x500CU) |
| 102 | #define GPIO_INTDT5 (GPIO_BASE + 0x5010U) |
| 103 | #define GPIO_INTCLR5 (GPIO_BASE + 0x5014U) |
| 104 | #define GPIO_INTMSK5 (GPIO_BASE + 0x5018U) |
| 105 | #define GPIO_MSKCLR5 (GPIO_BASE + 0x501CU) |
| 106 | #define GPIO_POSNEG5 (GPIO_BASE + 0x5020U) |
| 107 | #define GPIO_EDGLEVEL5 (GPIO_BASE + 0x5024U) |
| 108 | #define GPIO_FILONOFF5 (GPIO_BASE + 0x5028U) |
| 109 | #define GPIO_INTMSKS5 (GPIO_BASE + 0x5038U) |
| 110 | #define GPIO_MSKCLRS5 (GPIO_BASE + 0x503CU) |
| 111 | #define GPIO_OUTDTSEL5 (GPIO_BASE + 0x5040U) |
| 112 | #define GPIO_OUTDTH5 (GPIO_BASE + 0x5044U) |
| 113 | #define GPIO_OUTDTL5 (GPIO_BASE + 0x5048U) |
| 114 | #define GPIO_BOTHEDGE5 (GPIO_BASE + 0x504CU) |
| 115 | #define GPIO_IOINTSEL6 (GPIO_BASE + 0x5400U) |
| 116 | #define GPIO_INOUTSEL6 (GPIO_BASE + 0x5404U) |
| 117 | #define GPIO_OUTDT6 (GPIO_BASE + 0x5408U) |
| 118 | #define GPIO_INDT6 (GPIO_BASE + 0x540CU) |
| 119 | #define GPIO_INTDT6 (GPIO_BASE + 0x5410U) |
| 120 | #define GPIO_INTCLR6 (GPIO_BASE + 0x5414U) |
| 121 | #define GPIO_INTMSK6 (GPIO_BASE + 0x5418U) |
| 122 | #define GPIO_MSKCLR6 (GPIO_BASE + 0x541CU) |
| 123 | #define GPIO_POSNEG6 (GPIO_BASE + 0x5420U) |
| 124 | #define GPIO_EDGLEVEL6 (GPIO_BASE + 0x5424U) |
| 125 | #define GPIO_FILONOFF6 (GPIO_BASE + 0x5428U) |
| 126 | #define GPIO_INTMSKS6 (GPIO_BASE + 0x5438U) |
| 127 | #define GPIO_MSKCLRS6 (GPIO_BASE + 0x543CU) |
| 128 | #define GPIO_OUTDTSEL6 (GPIO_BASE + 0x5440U) |
| 129 | #define GPIO_OUTDTH6 (GPIO_BASE + 0x5444U) |
| 130 | #define GPIO_OUTDTL6 (GPIO_BASE + 0x5448U) |
| 131 | #define GPIO_BOTHEDGE6 (GPIO_BASE + 0x544CU) |
| 132 | #define GPIO_IOINTSEL7 (GPIO_BASE + 0x5800U) |
| 133 | #define GPIO_INOUTSEL7 (GPIO_BASE + 0x5804U) |
| 134 | #define GPIO_OUTDT7 (GPIO_BASE + 0x5808U) |
| 135 | #define GPIO_INDT7 (GPIO_BASE + 0x580CU) |
| 136 | #define GPIO_INTDT7 (GPIO_BASE + 0x5810U) |
| 137 | #define GPIO_INTCLR7 (GPIO_BASE + 0x5814U) |
| 138 | #define GPIO_INTMSK7 (GPIO_BASE + 0x5818U) |
| 139 | #define GPIO_MSKCLR7 (GPIO_BASE + 0x581CU) |
| 140 | #define GPIO_POSNEG7 (GPIO_BASE + 0x5820U) |
| 141 | #define GPIO_EDGLEVEL7 (GPIO_BASE + 0x5824U) |
| 142 | #define GPIO_FILONOFF7 (GPIO_BASE + 0x5828U) |
| 143 | #define GPIO_INTMSKS7 (GPIO_BASE + 0x5838U) |
| 144 | #define GPIO_MSKCLRS7 (GPIO_BASE + 0x583CU) |
| 145 | #define GPIO_OUTDTSEL7 (GPIO_BASE + 0x5840U) |
| 146 | #define GPIO_OUTDTH7 (GPIO_BASE + 0x5844U) |
| 147 | #define GPIO_OUTDTL7 (GPIO_BASE + 0x5848U) |
| 148 | #define GPIO_BOTHEDGE7 (GPIO_BASE + 0x584CU) |
| 149 | |
| 150 | /* Pin functon base address */ |
| 151 | #define PFC_BASE (0xE6060000U) |
| 152 | |
| 153 | /* Pin functon registers */ |
| 154 | #define PFC_PMMR (PFC_BASE + 0x0000U) |
| 155 | #define PFC_GPSR0 (PFC_BASE + 0x0100U) |
| 156 | #define PFC_GPSR1 (PFC_BASE + 0x0104U) |
| 157 | #define PFC_GPSR2 (PFC_BASE + 0x0108U) |
| 158 | #define PFC_GPSR3 (PFC_BASE + 0x010CU) |
| 159 | #define PFC_GPSR4 (PFC_BASE + 0x0110U) |
| 160 | #define PFC_GPSR5 (PFC_BASE + 0x0114U) |
| 161 | #define PFC_GPSR6 (PFC_BASE + 0x0118U) |
| 162 | #define PFC_GPSR7 (PFC_BASE + 0x011CU) |
| 163 | #define PFC_IPSR0 (PFC_BASE + 0x0200U) |
| 164 | #define PFC_IPSR1 (PFC_BASE + 0x0204U) |
| 165 | #define PFC_IPSR2 (PFC_BASE + 0x0208U) |
| 166 | #define PFC_IPSR3 (PFC_BASE + 0x020CU) |
| 167 | #define PFC_IPSR4 (PFC_BASE + 0x0210U) |
| 168 | #define PFC_IPSR5 (PFC_BASE + 0x0214U) |
| 169 | #define PFC_IPSR6 (PFC_BASE + 0x0218U) |
| 170 | #define PFC_IPSR7 (PFC_BASE + 0x021CU) |
| 171 | #define PFC_IPSR8 (PFC_BASE + 0x0220U) |
| 172 | #define PFC_IPSR9 (PFC_BASE + 0x0224U) |
| 173 | #define PFC_IPSR10 (PFC_BASE + 0x0228U) |
| 174 | #define PFC_IPSR11 (PFC_BASE + 0x022CU) |
| 175 | #define PFC_IPSR12 (PFC_BASE + 0x0230U) |
| 176 | #define PFC_IPSR13 (PFC_BASE + 0x0234U) |
| 177 | #define PFC_IPSR14 (PFC_BASE + 0x0238U) |
| 178 | #define PFC_IPSR15 (PFC_BASE + 0x023CU) |
| 179 | #define PFC_IPSR16 (PFC_BASE + 0x0240U) |
| 180 | #define PFC_IPSR17 (PFC_BASE + 0x0244U) |
| 181 | #define PFC_IPSR18 (PFC_BASE + 0x0248U) |
| 182 | #define PFC_DRVCTRL0 (PFC_BASE + 0x0300U) |
| 183 | #define PFC_DRVCTRL1 (PFC_BASE + 0x0304U) |
| 184 | #define PFC_DRVCTRL2 (PFC_BASE + 0x0308U) |
| 185 | #define PFC_DRVCTRL3 (PFC_BASE + 0x030CU) |
| 186 | #define PFC_DRVCTRL4 (PFC_BASE + 0x0310U) |
| 187 | #define PFC_DRVCTRL5 (PFC_BASE + 0x0314U) |
| 188 | #define PFC_DRVCTRL6 (PFC_BASE + 0x0318U) |
| 189 | #define PFC_DRVCTRL7 (PFC_BASE + 0x031CU) |
| 190 | #define PFC_DRVCTRL8 (PFC_BASE + 0x0320U) |
| 191 | #define PFC_DRVCTRL9 (PFC_BASE + 0x0324U) |
| 192 | #define PFC_DRVCTRL10 (PFC_BASE + 0x0328U) |
| 193 | #define PFC_DRVCTRL11 (PFC_BASE + 0x032CU) |
| 194 | #define PFC_DRVCTRL12 (PFC_BASE + 0x0330U) |
| 195 | #define PFC_DRVCTRL13 (PFC_BASE + 0x0334U) |
| 196 | #define PFC_DRVCTRL14 (PFC_BASE + 0x0338U) |
| 197 | #define PFC_DRVCTRL15 (PFC_BASE + 0x033CU) |
| 198 | #define PFC_DRVCTRL16 (PFC_BASE + 0x0340U) |
| 199 | #define PFC_DRVCTRL17 (PFC_BASE + 0x0344U) |
| 200 | #define PFC_DRVCTRL18 (PFC_BASE + 0x0348U) |
| 201 | #define PFC_DRVCTRL19 (PFC_BASE + 0x034CU) |
| 202 | #define PFC_DRVCTRL20 (PFC_BASE + 0x0350U) |
| 203 | #define PFC_DRVCTRL21 (PFC_BASE + 0x0354U) |
| 204 | #define PFC_DRVCTRL22 (PFC_BASE + 0x0358U) |
| 205 | #define PFC_DRVCTRL23 (PFC_BASE + 0x035CU) |
| 206 | #define PFC_DRVCTRL24 (PFC_BASE + 0x0360U) |
| 207 | #define PFC_POCCTRL0 (PFC_BASE + 0x0380U) |
| 208 | #define PFC_IOCTRL31 (PFC_BASE + 0x0384U) |
| Toshiyuki Ogasahara | e67848f | 2019-05-20 11:25:41 +0900 | [diff] [blame] | 209 | #define PFC_POCCTRL2 (PFC_BASE + 0x0388U) |
| Marek Vasut | 6edc509 | 2019-06-17 18:18:56 +0200 | [diff] [blame] | 210 | #define PFC_TDSELCTRL0 (PFC_BASE + 0x03C0U) |
| 211 | #define PFC_IOCTRL (PFC_BASE + 0x03E0U) |
| 212 | #define PFC_TSREG (PFC_BASE + 0x03E4U) |
| 213 | #define PFC_PUEN0 (PFC_BASE + 0x0400U) |
| 214 | #define PFC_PUEN1 (PFC_BASE + 0x0404U) |
| 215 | #define PFC_PUEN2 (PFC_BASE + 0x0408U) |
| 216 | #define PFC_PUEN3 (PFC_BASE + 0x040CU) |
| 217 | #define PFC_PUEN4 (PFC_BASE + 0x0410U) |
| 218 | #define PFC_PUEN5 (PFC_BASE + 0x0414U) |
| 219 | #define PFC_PUEN6 (PFC_BASE + 0x0418U) |
| 220 | #define PFC_PUD0 (PFC_BASE + 0x0440U) |
| 221 | #define PFC_PUD1 (PFC_BASE + 0x0444U) |
| 222 | #define PFC_PUD2 (PFC_BASE + 0x0448U) |
| 223 | #define PFC_PUD3 (PFC_BASE + 0x044CU) |
| 224 | #define PFC_PUD4 (PFC_BASE + 0x0450U) |
| 225 | #define PFC_PUD5 (PFC_BASE + 0x0454U) |
| 226 | #define PFC_PUD6 (PFC_BASE + 0x0458U) |
| 227 | #define PFC_MOD_SEL0 (PFC_BASE + 0x0500U) |
| 228 | #define PFC_MOD_SEL1 (PFC_BASE + 0x0504U) |
| 229 | #define PFC_MOD_SEL2 (PFC_BASE + 0x0508U) |
| 230 | |
| 231 | #endif /* PFC_REGS_H */ |